Vad är nanoplatetransistorer och hur de fungerar –

Moores lag säger att ungefär vartannat år fördubblas antalet transistorer i en mikroprocessor, och för detta har man under årtionden minskat storleken på dessa transistorer, vars storlek är i storleksordningen av nanometer … Det blir dock allt svårare att göra dem mindre, och för att fortsätta integrera fler i samma utrymme var de tvungna att leta efter alternativa metoder som den vi ska berätta om idag.

Vad är nanoplatetransistorer?

Logiken bakom nästan alla moderna digitala enheter är baserad på en kombination av två typer av transistorer: NMOS och PMOS. Samma spänningssignal, som sätter på en av dem, stänger av den andra, och deras kombination gör att elektricitet bara behöver flöda när värdet på en bit ändras, vilket avsevärt minskar energiförbrukningen.

Dessa par har suttit sida vid sida i årtionden, men om elektroniska kretsar fortsätter att krympa måste de komma ännu närmare. Nu har Intel visat ett annat förhållningssätt till transistorplacering: stapla den ena på den andra. Kretsen halverar effektivt utrymmet som transistorer tar upp i en enkel CMOS-krets, vilket betyder densitet transistorer som finns i mikrokretsen kan du enkelt fördubblats

Kretsen börjar med att använda vad som är allmänt accepterat som nästa generations transistorstruktur, med olika namn: nanoplates, nanosheets, nanoribbons, nanotrådar … eller helt enkelt GAA (gate från alla håll). Istället för att transistorns huvudkropp består av en vertikal kiselkant, som man gör idag, består nanoplattans kanalregion av flera horisontella ark av nanotråd staplade ovanpå varandra (du kan tydligt se detta på bilden ovan) . …

Hur implementeras denna typ av krets?

Intels ingenjörer använde dessa enheter för att skapa den enklaste CMOS-logikkretsen – en växelriktare. Detta kräver två transistorer, två strömanslutningar, en ingångs- och en utgångsanslutning. Även när transistorerna placeras sida vid sida, som man gör idag, är designen väldigt kompakt, men genom att kombinera transistorerna och justera sammankopplingarna halveras ytan.

Intels recept för dessa transistorer staplade i en stapel av nanoplattor kallas en självjusteringsprocess eftersom båda enheterna skapas i samma tillverkningssteg. Detta är viktigt eftersom att lägga till ett andra steg, som att skapa två separata plattor och sedan ansluta dem, kan leda till felinriktning som kommer att förstöra kretsen.

I huvudsak är denna process en modifiering av stegen för tillverkning av nanoplate-transistorer. Det börjar med upprepade lager av kisel och kiselgermanium, från vilka en hög, smal kant sedan skärs, och kisel-germanium etsas, vilket lämnar en upphängd uppsättning kiselnanoplattor. Vanligtvis bildar alla nanoplattor en enda transistor, men här är de två översta nanoplattorna förbundna med fosfordopat kisel för att bilda NMOS enhet, och de två nedre – på kisel-germanium dopad med bor, för produktionen PMOS

Den övergripande “integrationsprocessen” är förstås mer komplex (du kan se den på bilden ovan), men Intel-forskare försökte hålla den så enkel som möjligt (enligt Robert Chau, chef för komponentforskning på företaget). När de har bemästrat tillverkningstekniken som de gör nu, är nästa steg att gå över efter showen.

Elektronisk krigföring kommer sannolikt att inkludera uppgraderingar av PMOS-enheter, som för närvarande ligger efter NMOS i sin förmåga att kontrollera ström. Enligt Chau är svaret på detta problem att lägga spänning på transistorkanalen. Tanken är att förvränga kiselkristallens gitter så att laddningsbärare (i det här fallet hål) passerar snabbare. Intel injicerade redan spänning i sina enheter 2002, och företaget har redan visat i flera forskningsartiklar att tryck- och dragspänningar kan skapas i nanobandtransistorer.

Andra forskningsorganisationer arbetar också med flerskiktstransistordesigner av nanoplattor, även om de ibland kallas komplementära fälteffekttransistorer eller CFET. Den belgiska organisationen Imec var pionjär med CFET-konceptet och tillkännagav sin design redan 2019, men Imec-komponenterna var inte helt gjorda av nanoplate-transistorer, istället var det undre lagret FinFET och det översta var en enkel platta. … I Taiwan rapporterade de också om produktionen av en CFET-struktur som har ett nanometerark för PMOS och NMOS (däremot har Intel en tvåkorts NMOS ovanpå en trekorts PMOS, med en aspekt som förmodligen ligger närmare konceptet med flerskiktstransistorer).

Relaterade artiklar

Back to top button